Name: Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian)
Price: 892.00 ZAR
Availability: InStock
Author: Arrabotu, Chandra Shaker ; Rajani, M. ; Ravi Chandan, D.
ISBN: 9786206245759

portada Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian)

Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian)

Type

Physical Book

Author

Chandra Shaker Arrabotu

M. Rajani

D. Ravi Chandan

Publisher

Edizioni Sapienza

Language

Italian

Pages

Format

Paperback

Dimensions

22.9 x 15.2 x 0.5 cm

Weight

0.13 kg.

ISBN13

9786206245759

Synopsis "Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian)"

Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo.

Customers reviews

Have you read this book? Login to add your review.

More customer reviews

0% (0)
0% (0)
0% (0)
0% (0)
0% (0)

Questions and Answers about the Book

Do you have a question about the book? Login to be able to add your own question.

Opinions about Bookdelivery

More customer reviews

Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian) - Arrabotu, Chandra Shaker ; Rajani, M. ; Ravi Chandan, D.

Synopsis "Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian)"

Customers reviews

Frequently Asked Questions about the Book

Is the book original?

In what language is the book written?

What is the format of this book?

Questions and Answers about the Book

Opinions about Bookdelivery